放眼全球，ASIC安全专用芯片的研发门槛极高，投入大、周期长、失败率高，且无开源方案与成熟范式可借鉴，长期由两家海外头部安全厂商垄断商用市场。山石网科勇往直前，实现ASIC安全专用芯片量产并上市，成为全球目前第三家ASIC安全专用芯片提供商，填补了国内网安专用硬件芯片的产业空白。

本次网安圆桌派以《匠心铸芯・安全落地：山石网科ASIC芯片的硬核极致打磨之路》为主题，聚焦山石网科ASIC安全专用芯片五年自研攻坚历程，围绕安全专用芯片研发逻辑、制程取舍、核心技术壁垒、FPGA验证到一次流片量产的全链路路径展开深度研讨，精准拆解自研ASIC在性能突破、成本优化、供应链自主、场景适配升级上的核心价值，复盘国产网安企业深耕底层硬件、坚守长期主义、突破技术卡脖子的真实破局之路。

【视频可在“山石网科”视频号观看】

信创落地倒逼专用ASIC芯片的自研

山石网科ASIC芯片的自研之路，并非技术噱头式迭代，而是产业真实瓶颈倒逼下，一次“难而必为”的底层技术突围。随着信创产业规模化推进，早期国产通用CPU的算力短板、稳定性短板、适配短板持续暴露，成为制约信创安全设备商业化、规模化落地的核心桎梏。

2019年山石网科推出的初代纯信创300G防火墙，为弥补通用CPU算力不足，需堆叠18颗国产CPU协同运行。横向对比同期搭载英特尔CPU的商用设备，仅需6颗芯片，性能即可达到600G，同代两款产品形成性能倍数级差距，凸显出当时国产安全设备“大体积、高成本、低性能、弱可靠”的结构性困境。

在行业无成熟解决方案、海外技术壁垒森严的背景下，单纯依靠软件优化、硬件堆叠已无法抹平代际差距。基于对产业长期趋势的判断，山石网科于2020年正式启动ASIC安全专用芯片自研项目，开启长达五年的底层攻坚。从立项研发、FPGA原型验证、系统迭代调试，到2024年一次流片成功、2025年批量上市，始终坚守长期主义，锚定硬件自主核心方向不动摇。

跳出制程内卷，属于网安芯片的务实取舍

芯片落地后，行业关于制程工艺、架构选型的争议不绝于耳，市场普遍存在“制程越先进、性能越优质”的认知惯性，山石网科选择28nm制程一度饱受质疑。事实上，网安专用芯片与消费级芯片的研发逻辑完全迥异，参数内卷并非核心诉求，场景适配、供应链安全、运行稳定、性价比最优才是关键选型准则。

从算力属性来看，通用CPU、GPU主打全场景通用计算能力，算力覆盖全面、适配场景广泛，但在防火墙、安全网关等专项防护场景中，绝大多数通用算力处于闲置冗余状态。与此同时，通用芯片在数据包解析、逐包转发、高速加解密、流量规整等安全高频场景的专项能力薄弱，长期存在“算力浪费、成本较高、性能错配、时延偏大”的产业通病，无法适配高强度、高并发、低时延的安全防护需求。

山石网科ASIC安全专用芯片采用场景化定制、精准化算力固化的研发思路，彻底剥离通用芯片的冗余算力模块，聚焦网络安全核心业务，仅保留数据包转发、高速加解密、流量清洗、策略匹配、等高频刚需能力，针对性强化安全专属运算架构，实现算力、性能、成本、功耗的四维最优匹配。

因此，在制程选型上，山石网科跳出消费级芯片的先进制程内卷，坚定选用28nm成熟工艺，形成多重核心优势。其一，28nm是国内半导体产业链完全自主可控的成熟制程，产能充足、良率稳定，可彻底规避先进制程产能被挤占、海外技术断供的供应链风险，筑牢信创自主根基；其二，网安设备主打7×24小时不间断稳定运行，无需消费级芯片的极致小型化、高频迭代特性，28nm工艺可完全覆盖全场景安全防护性能需求；其三，成熟制程大幅降低流片成本与研发试错风险，实现技术落地与商业落地的双向平衡，适配政企、金融、工控等关键行业规模化部署需求。

拿捏软硬件的平衡是自研最大壁垒

ASIC安全专用芯片的研发壁垒，不在于流片、封装、测试等标准化工程环节，而在于无开源参考、无行业标杆、无成熟范式的软硬件边界界定与核心能力萃取，是完全依托企业场景积淀实现的原创性技术突破，也是全球赛道入局者寥寥的核心原因。

防火墙整机承载千万行级软件代码，覆盖全场景、全层级安全防护能力，包含大量低频定制、动态迭代、场景专属的功能模块，无法进行硬件固化。山石网科的研发团队历经海量场景推演、多轮仿真模拟、反复压力测试，最终从千万行代码中，精准萃取所有数据包逐包执行、高频复用的2000行核心基础代码，作为ASIC硬件加速的核心载体。

这一核心环节需要极致的辩证平衡：若硬件固化功能过多，将压缩安全能力的迭代空间，无法适配持续演进的攻防手段，丧失动态防御能力；若固化功能过少，则无法形成有效硬件加速效果，芯片自研失去核心价值。如何在性能上限、落地成本、迭代灵活性、场景适配性之间找到最优平衡点，高度依赖企业长期深耕网安行业的业务认知与技术积淀，无法通过外部采购、行业合作快速补齐。

为降低研发风险、验证技术逻辑、保障持续经营，山石网科搭建了“FPGA原型验证、产品商业化落地、迭代优化打磨、正式流片量产”的渐进式研发体系，采用业界高端FPGA搭建芯片核心逻辑，率先推出FPGA架构防火墙产品，仅1U极致机身，即可实现300G大包转发、120G小包转发，性能匹配2019年发布的7U超大机身、18颗国产CPU堆叠信创设备。

最终，FPGA商业化产品不仅收获市场高度认可，为长期芯片研发提供了稳定的现金流支撑，更完整验证了软硬件协同架构的可行性与稳定性。历经多轮全天候实景压测、时序逻辑调试、容错机制优化，彻底解决万亿分之一级别的时序误差与隐性运行隐患后，2024年10月芯片顺利流片返回，实现加电、点亮、数据流全链路一次性跑通，创下国内安全专用ASIC自研领域的高效攻坚标杆。

表：三代信创安全硬件方案演进对比

多维能力突破，ASIC重塑国产网安硬件实力

历经五年极致攻坚与实景打磨，山石网科ASIC安全专用芯片精准破解通用算力架构适配网安场景的各类结构性短板，实现性能跃升、功耗下降、成本下探、场景扩容、供应链自主的多重核心突破，彻底改写了国产信创安全设备性能弱、成本高、竞争力不足的行业现状，重塑国产网安硬件的核心竞争力与市场落地边界。

在性能与时延维度，ASIC硬件加速架构彻底打破传统安全“防护越强、时延越高、性能越衰”的制衡困境，设备转发时延低至4.8微秒以内，仅为通用CPU方案的十分之一，可精准适配量化交易、证券行情传输、高端工业控制等超低时延敏感场景。在某高负载场景下，200G流量满负荷运行时，整机CPU占用率仅7%，彻底摆脱安全防护对高端通用CPU的算力依赖，实现算力资源的高效利用。

在成本与供应链维度，芯片大幅降低安全设备对高端CPU的配置门槛，中端国产CPU即可支撑高性能防护需求，整机建造成本显著优化，彻底打破国产信创安全设备“高性能必高价”的行业困境，首次具备低价集采市场的规模化竞标能力，补齐了国产设备的市场短板。

在安全产品升级迭代维度，山石网科ASIC专用芯片不仅大幅提升了防火墙产品的性能，还为业内热议的下一代防火墙拓展更多新功能提供了充足算力支撑，甚至可支撑未来智算中心的安全需求，同时也为其他国产安全产品实现全栈信创创造了新的可能。

在此基础上，凭借硬核自主技术与领先产品性能，山石网科专用ASIC芯片斩获“国际领先水平，填补国内空白”的行业权威认可。其落地不仅解决了信创产业链安全可控的核心诉求，更实现了对海外同类高端安全芯片的全面对标与替代，彻底打破海外厂商在安全专用ASIC领域的长期垄断，为国产网安硬件自主化提供了可落地、可复制、可迭代的成熟路径。

​

以双A战略为支点，布局下一代安全硬件生态

依托自研ASIC芯片的坚实硬件基座，山石网科正式落地“ASIC+AI”双A战略，以ASIC硬件释放确定性算力、以AI技术释放智能化运营效能，通过硬件算力与智能防御的深度融合，构建适配AI攻防时代的全新安全防护体系，为产业发展打开全新增长空间。

在技术迭代层面，山石网科将持续打磨下一代ASIC芯片，探索集成通用计算能力，进一步弱化整机对通用CPU的依赖，持续优化产品成本结构，下沉中小商用市场，让高可靠、低时延、低成本的国产安全硬件实现全场景普惠。在场景拓展层面，将跳出传统防火墙应用边界，深度适配AI智算中心东西流量防护、算力网络安全、工业互联网加密传输等新兴高负载场景，打造场景化、定制化的专用安全硬件设备。

在产业协同层面，山石网科将依托自主芯片技术体系，深化与国产FPGA、算力设备厂商的全域合作，打通国产安全硬件上下游产业链，完善底层技术生态，持续拓展技术应用边界，推动国产网安产业从单点技术替代，走向全栈体系引领的全新阶段。

山石芯片自研见证国产网安的底气

山石网科ASIC安全专用芯片的五年攻坚、反复打磨与成功量产，是国产网安行业践行“难而正确、长期深耕”技术理念的典型标杆。

一方面，底层硬件自研没有捷径，既要顶住短期财报压力、市场舆论争议、研发迭代的不确定性，更需要依托深耕网安行业多年的场景积淀、全栈软硬件协同研发能力，叠加国内半导体产业成熟配套，才能层层突破技术壁垒，实现从0到1的自主突破，从“不得已而为之”到“上了一个台阶”。

另一方面，当下AI攻防常态化、算力网络全域普及、骨干网带宽持续升级，底层专用ASIC算力架构，已然成为高端网络安全设备的核心竞争壁垒，推动网安产业从传统软件堆叠、策略优化的浅层竞争，迈入硬件筑基、算力赋能、智能迭代的底层决胜新阶段。

未来，山石网科自研ASIC系列芯片将持续迭代升级，夯实国产网安自主可控硬件底座，持续化解产业结构性痛点，助力国内网安产业彻底摆脱海外技术桎梏，开启硬件自主、智能进化、全域领跑的全新发展周期。